全球EDA龙头联手台积电 AI Agent切入A14制程与CoWoS封装 介入下一代AI芯片设计

9月23日，全球芯片设计自动化（EDA）龙头Synopsys（新思科技）与全球最大晶圆代工厂台积电（TSMC）公布新一轮合作进展，将Agentic AI深度引入A14先进制程、CoWoS先进封装及多芯粒设计全流程。同时Synopsys数字与模拟设计流程已通过台积电A14制程认证，并同步推进N2P节点下HBM4、PCIe 7.0等高速接口IP研发。

AI Agent从辅助工具进入设计主流程

EDA是芯片研发的核心软件工具链，覆盖电路设计、验证、布局布线、功耗与时序优化等全环节，是先进制程芯片研发的必备基础设施。本次合作的核心突破，是将Agentic AI能力深度嵌入A14全流程设计工作流：

• Synopsys Custom Compiler支持AI辅助模拟电路迁移；
• Fusion Compiler加入大语言模型辅助分析能力；
• 多芯粒设计工具3DIC Compiler新增Agentic AI Chiplet Floorplan Co-optimization能力，可自动完成芯粒布局规划与协同优化。

这意味着AI在芯片研发中的角色，已从“回答工程师问题”的辅助工具，升级为可自动执行分析、搜索、优化的设计流程参与者，直接嵌入布局-仿真-检查-优化-验证的迭代链路。

覆盖制程/封装/芯粒 全场景协同设计

本次合作并非局限于单一制程认证，而是覆盖先进制程、先进封装、多芯粒系统的全场景协同：

• 制程端：完成A14制程的EDA工具全流程认证，支撑下一代先进逻辑芯片研发；
• 封装端：延伸至CoWoS封装体系，覆盖多裸片协同设计、电源与热设计，Synopsys工具已支持台积电CoWoS平台的集成式电压调节器（IVR）设计；
• 芯粒端：支持多Chiplet系统的布局、互联与协同优化，适配AI芯片的异构集成需求。

随着AI芯片功耗与复杂度持续提升，逻辑芯片、HBM、供电、散热已无法拆分设计，EDA也正从单芯片设计工具，转向AI计算系统级协同设计平台。

高速接口IP同步落地N2P节点

接口IP层面，双方同步披露台积电N2P节点的多项研发进展，覆盖下一代AI芯片核心互联需求：

• 内存接口：HBM4、LPDDR6/5X/5；
• 高速互联：PCIe 7.0、224G Ethernet PHY；
• 芯粒互联：UCIe。

这也意味着双方的合作并非单点工艺突破，而是同步推进下一代AI芯片所需的制程、封装、内存、高速互联完整设计链。

行业价值：AI形成芯片设计正向循环

本次合作最具产业意义的变化，是AI产业正在形成闭环：更先进的芯片支撑更强的AI模型，更强的AI反过来参与设计下一代芯片。此前AI在EDA中仅作为算法优化工具，随着Agent可自主理解设计目标、调用工具、分析结果并迭代执行，其开始进入芯片核心研发流程。对于复杂度持续提升的A14、CoWoS与Chiplet系统，未来竞争维度将从EDA工具本身的性能，延伸至AI Agent对整套设计工具链的调用效率。若该模式规模化验证成立，AI带来的效率提升将渗透至研发成本最高的半导体工程环节。

参考资料

[1] Synopsys, Inc. Synopsys and TSMC Partner to Accelerate AI Systems Innovation with Agentic AI and Advanced Design[EB/OL]. 山景城: Synopsys, 2026-09-23[2026-09-24].

[2] Synopsys, Inc. TSMC Open Innovation Platform Ecosystem Forum 2026[EB/OL]. 山景城: Synopsys, 2026[2026-09-24].

[3] Taiwan Semiconductor Manufacturing Company Limited. A14 Technology[EB/OL]. 新竹: 台积电, 2026[2026-09-24].

[4] Synopsys, Inc. Synopsys.ai Copilot and Agentic AI Capabilities for Semiconductor Engineering[EB/OL]. 山景城: Synopsys, 2026[2026-09-24].